Инженер (разработчик RTL кода, front end desigenr ASIC)
В архиве с 9 сентября 2018
Требуемый опыт работы: 1–3 года
Полная занятость, полный день
Москва
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Middle+ front-end developer
120 000 – 180 000 ₽Москва
Опыт от 3 до 6 лет
Можно из дома
Верстка по Яндекс БЭМ.
Опыт коммерческой разработки от 3-х лет. ️Любовь к верстке. ️Опыт с Vue.js или React. Будет плюсом:
Front-End разработчик (Angular)
180 000 – 280 000 ₽Москва, Полежаевская и еще 1
Опыт от 3 до 6 лет
Можно из дома
Нам на полный рабочий день нужны middle и senior frontend-разработчики для развития новых функций и продуктов, оптимизации архитектуры и...
Строить адаптивный интерфейс на основе библиотеки стилей Bootstrap. Желание делать свою работу лучше и развиваться: читайте и делитесь.
Front end engineer (Middle+)
80 000 – 100 000 ₽Москва
Опыт от 3 до 6 лет
Можно из дома
Адаптивная верстка разделов сайта с нуля по готовым макетам в Figma. Верстка лендингов и новых фич. Поддержка фронта проектов в...
Владение нативным JavaScript (ES5/ES6/ES7). Знание на хорошем уровне: HTML5\CSS3\JS.
Front-end разработчик (React), удалённо
до 200 000 ₽Москва, Китай-город и еще 1
Опыт от 1 года до 3 лет
Отклик без резюмеМожно из дома
Принимать участие в командных обсуждениях по продукту.
Опыт работы в web разработке от 2-х лет. Уверенные знания JavaScript (es5, es6, esNext, closure, promise, event...
Инженер-разработчик RTL
от 150 000 ₽Москва, Авиамоторная
Опыт от 1 года до 3 лет
Микросхема с интерфейсами 400 GbE/100GbE/40GbE/25GbE/10GbE для коммутаторов и IP/MPLS маршрутизаторов.
Verilog и/или VHDL. Современные высокоскоростные интерфейсы, принципы построения систем на кристалле и т.п. Синтез и верификацию.
Инженер-разработчик ПЛИС (RTL/FPGA)
до 350 000 ₽Москва, Полежаевская и еще 1
Опыт от 3 до 6 лет
Моделирование DSP алгоритмов и реализация их на ПЛИС (Xilinx). Реализация протоколов обмена с другими микросхемами/устройствам (Ethernet, CPRI, PCIe, LVDS...
Знание SystemVerilog/Verilog и владение Vivado. Опыт работы с ПЛИС. Хорошее знание ЦОС (или желание хорошенько его изучить).
Москва